（5） 電容之間不要共用過孔；

（6） 去耦電容引線不能太長。

5、降低噪聲和電磁干擾原則

（1） 盡量采用45°折線而不是90°折線（盡量減少高頻信號對外的發射與耦合）；

（2）  用串聯電阻的方法來降低電路信號邊沿的跳變速率；

（3） 石英晶振外殼要接地；

（4） 閑置不用的們電路不要懸空；

（5） 時鐘垂直于IO線時干擾小；

（6） 盡量讓時鐘周圍電動勢趨于零；

（7） IO驅動電路盡量靠近pcb的邊緣；

（8） 任何信號不要形成回路；

（9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；

（10） 通常功率線、交流線盡量在和信號線不同的板子上。

6、其他設計原則

（1）CMOS的未使用引腳要通過電阻接地或電源；

（2）用RC電路來吸收繼電器等原件的放電電流；

（3）總線上加10k左右上拉電阻有助于抗干擾；

（4）采用全譯碼有更好的抗干擾性；

（5）元器件不用引腳通過10k電阻接電源；

（6）總線盡量短，盡量保持一樣長度；

（7）兩層之間的布線盡量垂直；

（8）發熱元器件避開敏感元件；

（9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）；

（10）要有良好的地層線，應當盡量從正面走線，反面用作地層線；

（11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等；

（12）長線加低通濾波器。走線盡量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器；